浮点数转定点数Verilog 上传者：syj87224 2019-05-15 13:58:27上传 TXT文件 1.61KB 热度 100次 浮点数转定点数FPGAVerilog 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-15 13:58:27 这代码肯定是不能硬件实现的，阻塞赋值和非阻塞赋值也用错了 码姐姐匿名网友 2019-05-15 13:58:27 还可以有参考价值 码姐姐匿名网友 2019-05-15 13:58:27 写的不是太好，浮点数也没有什么规范 码姐姐匿名网友 2019-05-15 13:58:27 很有参考价值 发表评论
这代码肯定是不能硬件实现的，阻塞赋值和非阻塞赋值也用错了
还可以有参考价值
写的不是太好，浮点数也没有什么规范
很有参考价值