FPGA入门:表面现象揭秘——逻辑关系 中
我们要用这些基本的逻辑门搭个复杂点的电路。这是边沿触发的D触发器电路。该触发器的功能是实现时钟信号clk上升沿(由0变化到1)时将输入信号D的值锁存到输出信号q。
下载地址
用户评论
