基于FPGA全新锁相倍频系统的设计
DPLL在应用时存在很多缺陷,例如锁相时间长、捕捉带窄等。为了避免这些缺点,本文设计了一种全新的相位跟踪倍频系统,有效地改善了DPLL的这些指标,并在项目中得到了良好的应用。
下载地址
用户评论
