小梅哥和你一起深入学习FPGA之数码钟(下)

图中存在较多的模块,因此在此将每个模块的功能做简单介绍: 五、代码组织方式另外,Clock_Control模块为综合模块,内部包含了时、分、秒、时钟计数器模块和时间设定模块,该模块的内部结构这里小梅哥不做过多介绍,详细请参看代码。 本实验主要学习由顶向下的设计流程,代码均为常见风格,这里不多做介绍。希望读者能够通过代码架构,学习领会这种自顶向下的设计结构的优势。 六、关键代码解读 本设计中,顶层模块主要实现了各个模块的例化和数码管显示使能的多路控制,相信看了图4-1后,便能理解顶层代码的含义。由于本系统涉及到的模块较多,采用文档的形式很难简洁的讲解清楚,因此,综合实验,小梅哥以后将