数据恢复电路(串并转换)

Name: 数据恢复电路(串并转换)
Rating: 4.5 (33 reviews)
Author: baidu_21439

上传者：baidu_21439 2020-08-22 15:45:55上传 TEXT/X-C++文件 1KB 热度 33次

数据恢复电路,2位输入,4位输出,Verilog语言编程,

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数据恢复电路串并转换

数据恢复电路,2位输入,4位输出,Verilog语言编程,

大小：1KB | 2020-08-22 15:45:55
2.5Gbps时钟数据恢复电路

大小：0B | 2019-04-01 14:26:57
时钟恢复电路

时钟恢复电路

大小：57.74MB | 2020-10-04 12:37:08
CDR 时钟恢复电路

大小：0B | 2018-12-07 10:17:47
基于FPGA的高速时钟数据恢复电路的实现

0 引言时钟数据恢复电路是高速收发器的模块,而高速收发器是通信系统中的关键部分。随着光纤在通信...

大小：323KB | 2021-04-02 11:35:47
论文研究基于VirtexII的时钟数据恢复电路的设计.pdf

基于Virtex-Ⅱ的时钟数据恢复电路的设计，刘春茂，，高性能的通信质量要求高稳定性和高精度的时钟，...

大小：0B | 2019-09-09 19:11:28
基于高速CMOS时钟的数据恢复电路设计与仿真

文中基于2.5 GB/s的高速型数据收发器模型,采用SMIC 0.18 μm的双半速率CMOS时钟进...

大小：2.35MB | 2021-01-31 14:15:53
EDA PLD中的基于FPGA的高速时钟数据恢复电路的实现

0 引言时钟数据恢复电路是高速收发器的核心模块,而高速收发器是通信系统中的关键部分。随着光纤在...

大小：244KB | 2020-11-10 19:06:18
VHDL串并转换

用VHDL实现数据的串并转换并生成了符号，可以直接搭电路图

大小：0B | 2020-05-19 15:42:41
verilog串并转换

verilog__串并转换.

大小：0B | 2019-07-13 11:29:12
高速串并转换

基于高速LVDS的串并转换电路设计与研究_李伟伟，对串并转换有较好帮助

大小：0B | 2020-03-11 19:34:14
串并转换verilog

串并转换verilog

大小：0B | 2019-07-13 11:28:48
串并转换Verilog

串并转换仿真通过.

大小：0B | 2019-07-13 11:28:56
串并转换逻辑

大小：0B | 2019-03-17 03:20:23
串并转换程序

实现串并转换功能实现串行信号转换星河湾您关闭哦您贵姓信号

大小：0B | 2020-10-27 02:53:17
串并转换VerilogHDL

串并转换VerilogHDLFPGA，为了你能认真读代码，测试程序请自己编写，改代码经过调试正确

大小：0B | 2019-07-13 11:29:06