串并转换verilog

Name: 串并转换verilog
Rating: 4.5 (57 reviews)
Author: viniedodo

上传者：viniedodo 2019-07-13 11:28:48上传 ZIP文件 7.73MB 热度 57次

串并转换verilog

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-07-13 11:28:49

可以使用，谢谢分享

verilog串并转换

verilog__串并转换.

大小：0B | 2019-07-13 11:29:12
串并转换verilog

串并转换verilog

大小：0B | 2019-07-13 11:28:48
串并转换Verilog

串并转换仿真通过.

大小：0B | 2019-07-13 11:28:56
串并转换Verilog HDL

大小：0B | 2018-12-08 23:48:34
串并转换verilog实现.rar

推荐了串并转换相关的书籍，实现了串并转换的代码

大小：0B | 2020-05-30 20:18:05
verilog并串串并转换

采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件，其中8位并串转换有a和...

大小：0B | 2019-06-05 13:11:36
串并转换Verilog代码设计

自己编写的串并转换verilog代码，经过Modelsim软件仿真，验证了设计的正确性。

大小：0B | 2019-05-13 16:51:12
FPGA串并转换代码verilog

FPGA串并转换代码(verilog)可用.

大小：0B | 2019-05-27 18:16:17
串并转化verilog

利用verilog语言编写的串并转换模块，已经经过验证通过。

大小：0B | 2019-05-02 03:41:23
串并转换与并串转换的Verilog实现

大小：0B | 2018-12-08 23:48:54
VHDL串并转换

用VHDL实现数据的串并转换并生成了符号，可以直接搭电路图

大小：0B | 2020-05-19 15:42:41
串并转换程序

实现串并转换功能实现串行信号转换星河湾您关闭哦您贵姓信号

大小：0B | 2020-10-27 02:53:17
串并转换VerilogHDL

串并转换VerilogHDLFPGA，为了你能认真读代码，测试程序请自己编写，改代码经过调试正确

大小：0B | 2019-07-13 11:29:06
高速串并转换

基于高速LVDS的串并转换电路设计与研究_李伟伟，对串并转换有较好帮助

大小：0B | 2020-03-11 19:34:14
串并转换逻辑

大小：0B | 2019-03-17 03:20:23
串并转换并串转换

利用matlab实现串并转换和并串转换的源代码

大小：0B | 2019-05-13 16:51:04