基于verilog语言程序的定时器设计 上传者:dxnnn 2020-08-20 18:40:28上传 DOCX文件 115.42KB 热度 39次 verilog语言程序,用开关或按键进行定时设置,超过60s为无效设定; 倒计时计数状态用2位数码管显示; 计时结束时用1只彩灯作为提示。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论