用FPGA实现FIR数字滤波器

用FPGA实现FIR数字滤波器，可能里面没怎么考虑到资源问题，只是实现了这个功能。先分别生成各个模块，最后用原理图的方式连接起来。ISE生成的文件不能全部上传。IP核做的ROM要自己生成，最后用原理图来搭（原理图和自己编的文件已经在里面了）。实现5M和30M的低通信号的滤波，采样频率为100M。以通过验证。