集成CMOS对称式收/发开关的设计

本文分析了影响对称式射频收/发开关性能的因素,包括栅宽、导通电阻、衬底电阻、栅极电阻等。采用TSMC 0.35m CMOS工艺进行设计和实现。经过优化设计和仿真,获得了插入损耗为1.0 dB、隔离度46.3 dB和1 dB压缩点12.8 dBm的电路。该射频收/发开关可以与应用于TD-SCDMA的全集成CMOS收发器集成在一起,构成集成度更高、价格更低的收发器