FPGA编程—组合逻辑编码器等verilog实现
这篇文章主要实现对组合逻辑电路的一些常用模块的实现。组合逻辑中,包括译码器,编码器,输入输出选择器,数值比较器,算法单元等。
下载地址
用户评论
