混合层次化文件设计十进制可逆计数器.docx

Name: 混合层次化文件设计 十进制可逆计数器.docx
Rating: 4.5 (46 reviews)
Author: Morong_Ji

上传者：Morong_Ji 2020-08-18 07:15:00上传 DOCX文件 15.26KB 热度 46次

利用verilog实现十进制可逆计数器设计,该设计通过混合层次化文件设计形式,内附程序代码,可直接运行

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

混合层次化文件设计十进制可逆计数器.docx

利用verilog实现十进制可逆计数器设计,该设计通过混合层次化文件设计形式,内附程序代码,可直接运...

大小：15KB | 2020-08-18 07:15:00
十进制加减可逆计数器的设计.docx

.

大小：1.73MB | 2023-02-08 14:22:36
十进制加减可逆计数器的设计.pdf

.

大小：1.09MB | 2023-02-08 14:44:16
十进制计数器

使用quartusii软件编写的十进制计数器，所用语言为Verilog

大小：0B | 2019-07-29 15:23:15
十进制计数器设计2.docx

.

大小：1MB | 2023-02-08 12:39:32
实验4十进制计数器.docx

EDA技术及应用课程相关实验:十进制计数器

大小：12KB | 2021-04-22 01:25:57
十进制加减计数器

Decimal addition and subtraction counter

大小：0B | 2019-06-26 16:18:47
verilog十进制计数器

提供verilog设计十进制计数器源代码及测试代码。

大小：0B | 2019-04-28 11:20:57
附件_十进制计数器

Attachment - decimal counter

大小：0B | 2019-06-21 19:44:29
十进制计数器VHDL

通过VHDL，实现10位带使能计数器。LIBRARYIEEE;USEIEEE.STD_LOGIC_1...

大小：0B | 2019-05-25 12:16:45
FPGA十进制计数器的设计

FPGA实验，十进制计数器的设置。通过按键输出信号，采集脉冲信号后计数，并通过七段数码管显示

大小：0B | 2019-05-27 18:14:37
十进制计数器vhdl语言

用vhdl语言来实现十进制计数功能。有清零，使能信号等等

大小：0B | 2020-05-30 21:35:32
5位十进制计数器

利用定时器的计数功能计数，根据要求满十进一，以此类推类推设计了五位十进制计数器

大小：0B | 2019-04-30 07:53:35
四位十进制计数器他可以实现十进制计数

大小：0B | 2019-03-04 18:19:35
计数器一个十进制的计数器

Counter, a decimal counter

大小：0B | 2019-06-24 01:03:49
EDA完成的十进制计数器

EDA completed decimal counter

大小：0B | 2019-06-22 06:11:16

混合层次化文件设计 十进制可逆计数器.docx

混合层次化文件设计十进制可逆计数器.docx