十进制计数器 vhdl语言

Name: 十进制计数器 vhdl语言
Rating: 4.5 (53 reviews)
Author: qq_32566

上传者：qq_32566 2020-05-30 21:35:32上传 VHD文件 1.03KB 热度 53次

用vhdl语言来实现十进制计数功能。有清零，使能信号等等

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

十进制计数器vhdl语言

用vhdl语言来实现十进制计数功能。有清零，使能信号等等

大小：0B | 2020-05-30 21:35:32
十进制计数器VHDL

通过VHDL，实现10位带使能计数器。LIBRARYIEEE;USEIEEE.STD_LOGIC_1...

大小：0B | 2019-05-25 12:16:45
十进制计数器

使用quartusii软件编写的十进制计数器，所用语言为Verilog

大小：0B | 2019-07-29 15:23:15
VHDL十进制计数器的源代码

十进制计数器硬件描述语言VHDLQuartus2

大小：0B | 2019-05-27 18:14:46
十进制加减计数器

Decimal addition and subtraction counter

大小：0B | 2019-06-26 16:18:47
verilog十进制计数器

提供verilog设计十进制计数器源代码及测试代码。

大小：0B | 2019-04-28 11:20:57
附件_十进制计数器

Attachment - decimal counter

大小：0B | 2019-06-21 19:44:29
VHDL四位十进制计数器9999

VHDL语言实现0000-9999的计数，可控制暂停|继续，手动清零的功能，，可实现已设定值，若计数...

大小：0B | 2019-05-19 13:08:35
5位十进制计数器

利用定时器的计数功能计数，根据要求满十进一，以此类推类推设计了五位十进制计数器

大小：0B | 2019-04-30 07:53:35
VHDL密码锁十进制计数器的设计

用QuartusII的VHDL语言实现各种电路功能、比如四位密码锁的设计、和带异步复位的十进制加法计...

大小：0B | 2019-07-06 17:35:39
vhdl实验二异步触发十进制加法计数器

vhdl实验二（异步触发十进制加法计数器），有源程序，仿真图，eda2000连接图。

大小：0B | 2019-04-27 04:37:58
四位十进制计数器他可以实现十进制计数

大小：0B | 2019-03-04 18:19:35
计数器一个十进制的计数器

Counter, a decimal counter

大小：0B | 2019-06-24 01:03:49
EDA完成的十进制计数器

EDA completed decimal counter

大小：0B | 2019-06-22 06:11:16
FPGA十进制计数器的设计

FPGA实验，十进制计数器的设置。通过按键输出信号，采集脉冲信号后计数，并通过七段数码管显示

大小：0B | 2019-05-27 18:14:37
十进制步进加减计数器制作

大小：0B | 2019-03-10 09:10:53