1. 首页
  2. 移动开发
  3. 其他
  4. verilog中latch问题

verilog中latch问题

上传者: 2020-08-15 01:26:58上传 PDF文件 38.14KB 热度 15次
在很多地方都能看到,verilog中if与case语句必须完整,即if要加上else,case后要加上default语句,以防止锁存器的发生,接下来就来说说其中原因。
下载地址
用户评论