基于FPGA的抢答器设计与实现 上传者：徐小仙 2020-08-11 03:50:37上传 PDF文件 387.99KB 热度 48次 本设计以FPGA 为基础设计了有三组输入(每组三人),具有抢答计时控制,能够对各抢答小组成绩进行相应加减操作的通用型抢答器;本设计采用FPGA 来做增强了时序控制的灵活性,同时由于FPGA 的I/O 端口资源丰富,可以在本设计基础上稍加修改可以设计具有多组输入的抢答器。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
