一种用于加速度计中的五阶sigma delta调制器

采用CHRT 0.35 μm CMOS工艺，设计实现了一种用于加速度计中的单环五阶sigma-delta(ΣΔ)调制器。在MATLAB/Simulink下对调制器进行建模，优化参数实现一个稳定的高阶系统，利用根轨迹法分析了系统的稳定性。该电路在250 kHz采样频率、3.3 V电压下功耗为3.4 mW。