串并转换Verilog HDL 上传者：qdthjfvb 2018-12-08 23:48:34上传 其他文件 500kb 热度 74次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-08 23:48:34 理解了一半，再继续努力 码姐姐匿名网友 2018-12-08 23:48:34 比较简单，容易理解 码姐姐匿名网友 2018-12-08 23:48:34 理解了一半，这个算是测试代码吗？ 发表评论
理解了一半，再继续努力
比较简单，容易理解
理解了一半，这个算是测试代码吗？