3G测试系统中的Viterbi译码及其DSP实现及优化

本文介绍了一种用于测试TD-SCDMA手机终端测试平台中的关键技术——Viterbi译码。研究用约束度K=9的卷积编码和最大似然Viterbi译码的差错控制方案，在Viterbi译码算法中，提出了原位运算度量、保存路径转移过程和循环存取幸存路径等方法，能有效地减少存储量、降低功耗，使得K=9的Viterbi译码算法可在CCS集成环境平台和TMS320C55XDSP芯片上实现，其性能指标符合3GPP通信协议标准要求，文中给出了适用于DSP编程的算法，给出了DSP具体实现，同时给出了硬件的仿真结果。