1. 首页
  2. 课程学习
  3. C++/C
  4. VHDL 8位乘法器设计

VHDL 8位乘法器设计

上传者： 2018-12-28 17:25:19上传 DOC文件 105.5KB 热度 65次
完整的实验报告 由8位加法器构成的以时序逻辑方式设计的8位乘法器。其乘法原理是：乘法通过逐项位移相加原理来实现，以被乘数的最低位开始，若为1，则乘数左移后与上一次和相加，若为0，左移后以全零相加，直至被乘数的最高位。
下载地址
立即下载
用户评论
码姐姐匿名网友 2018-12-28 17:25:19

还可以 ，勉强可用

码姐姐匿名网友 2018-12-28 17:25:19

这个貌似程序缺少 了四位加法器的部分，不过还是很实用的

码姐姐匿名网友 2018-12-28 17:25:19

还可以，挺详细的

码姐姐匿名网友 2018-12-28 17:25:19

对初学者很实用~~

码姐姐匿名网友 2018-12-28 17:25:19

内容挺详细，能够参考

码姐姐匿名网友 2018-12-28 17:25:19

内容比较详细，适合初学者学习，感谢

码姐姐匿名网友 2018-12-28 17:25:19

很不错，很好用

发表评论
beifengnanfengyes 资源：1 粉丝：0
+关注
上传资源
免责说明
本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com