quartus18.0编译仿真的十进制计数器

Name: quartus18.0编译仿真的十进制计数器
Rating: 4.5 (36 reviews)
Author: uniix

上传者：uniix 2020-05-12 17:11:38上传 ZIP文件 303.85KB 热度 36次

利用quartus18.0软件编译仿真的十进制计数器，含测试文件，供学习电子设计自动化（eda）的新人参考

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

quartus18.0编译仿真的十进制计数器

利用quartus18.0软件编译仿真的十进制计数器，含测试文件，供学习电子设计自动化（eda）的新...

大小：0B | 2020-05-12 17:11:38
quartus18.0编译仿真的七人表决器

利用quartus18.0软件编译仿真的七人表决器，含测试文件，供学习电子设计自动化（eda）的新人...

大小：0B | 2020-05-30 13:13:04
quartus18.0编译仿真的四位比较器

利用quartus18.0软件编译仿真的四位比较器，含测试文件，供学习电子设计自动化（eda）的新人...

大小：0B | 2020-05-12 17:11:27
十进制计数器

使用quartusii软件编写的十进制计数器，所用语言为Verilog

大小：0B | 2019-07-29 15:23:15
十进制加减计数器

Decimal addition and subtraction counter

大小：0B | 2019-06-26 16:18:47
verilog十进制计数器

提供verilog设计十进制计数器源代码及测试代码。

大小：0B | 2019-04-28 11:20:57
quartus18.0编译仿真的四选一数据选择器

利用quartus18.0软件编译仿真的四选一数据选择器，含测试文件，供学习电子设计自动化（eda）...

大小：0B | 2020-05-12 17:11:47
十进制计数器VHDL

通过VHDL，实现10位带使能计数器。LIBRARYIEEE;USEIEEE.STD_LOGIC_1...

大小：0B | 2019-05-25 12:16:45
附件_十进制计数器

Attachment - decimal counter

大小：0B | 2019-06-21 19:44:29
十进制计数器vhdl语言

用vhdl语言来实现十进制计数功能。有清零，使能信号等等

大小：0B | 2020-05-30 21:35:32
5位十进制计数器

利用定时器的计数功能计数，根据要求满十进一，以此类推类推设计了五位十进制计数器

大小：0B | 2019-04-30 07:53:35
quartus18.0编译仿真的四位并行加法器

利用quartus18.0软件编译仿真的四位并行加法器，含测试文件，供学习电子设计自动化（eda）的...

大小：0B | 2020-06-17 16:03:18
四位十进制计数器他可以实现十进制计数

大小：0B | 2019-03-04 18:19:35
计数器一个十进制的计数器

Counter, a decimal counter

大小：0B | 2019-06-24 01:03:49
EDA完成的十进制计数器

EDA completed decimal counter

大小：0B | 2019-06-22 06:11:16
FPGA十进制计数器的设计

FPGA实验，十进制计数器的设置。通过按键输出信号，采集脉冲信号后计数，并通过七段数码管显示

大小：0B | 2019-05-27 18:14:37