FPGA_ASIC卷积码的Viterbi高速译码方案

Name: FPGA_ASIC卷积码的Viterbi高速译码方案
Rating: 4.5 (50 reviews)
Author: u56920

上传者：u56920 2019-09-25 00:50:49上传 PDF文件 329.73KB 热度 50次

如何应用FPGA实现高速的卷积码译码方案

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

FPGA_ASIC卷积码的Viterbi高速译码方案

如何应用FPGA实现高速的卷积码译码方案

大小：0B | 2019-09-25 00:50:49
卷积码viterbi译码

用c语言实现（2，1，7）卷积码编码，网格图维特比解码

大小：0B | 2019-09-22 01:59:41
卷积码Viterbi译码算法的FPGA实现

大小：0B | 2019-03-03 18:24:34
卷积码的Viterbi软硬译码

文档内容是本人写给导师的报告，包含原理，解释，作图，源程序，非常全面。代码绝对没有错误。

大小：0B | 2020-06-12 04:42:37
很好卷积码的viterbi译码

最简单的一种信道编码方法，卷积码，本资源给出了卷积码的一种流行的viterbi译码算法。

大小：0B | 2019-07-18 03:31:41
卷积码编码和viterbi译码程序

卷积码的编码，viterbi的译码的源代码，并有注释，功能函数用C写的

大小：0B | 2019-05-14 02:31:24
卷积码生成与viterbi译码inmatlab

大小：0B | 2019-01-03 02:36:08
卷积码viterbi

用c语言实现（2，1，5）卷积码编码，viterbi译码算法

大小：0B | 2019-07-18 03:31:06
基于FPGA的卷积码Viterbi译码器性能研究

卷积码是一种前向纠错控制(ForwardErrorControl,FEC)编码方式,其特点是接收端根...

大小：188KB | 2020-10-19 18:25:57
卷积码译码

资源是卷积码 VIP 解码的 matlab 仿真代码，卷积码表示为 (n，k，m), 其中 n 是数...

大小：0B | 2019-06-21 17:11:36
基于FPGA的卷积码译码器的方案

本文基于FPGA技术设计了一种(2,1,8)卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存...

大小：73KB | 2020-08-11 03:30:27
卷积码编码与Viterbi译码的MATLAB仿真研究

卷积码编码与Viterbi译码的MATLAB仿真研究

大小：0B | 2020-05-13 11:24:43
卷积码viterbi解码算法

卷积码viterbi解码算法matlab代码。hard decision和soft decision...

大小：4KB | 2020-09-02 04:04:22
基于VHDL语言的卷积码和Viterbi译码的实现

介绍并用VHDL语言实现了卷积编码和维特比译码。根据编码器特征设计了一种具有针对性的简洁的维特比译码...

大小：244KB | 2020-10-27 12:29:05
卷积码的viterbi译码算法的c语言源代码

该代码为卷积码的viterbi译码算法的c语言源代码，能够实现约束长度为3~9的卷积码的维特比算法的...

大小：0B | 2019-07-25 15:42:38
313 卷积码Viterbi译码算法C语言实现

基于(3,1,3)卷积码的硬判决Viterbi译码算法的C语言实现，算法的详细基本原理和实现步骤可参...

大小：46KB | 2020-07-25 06:51:03