1. 首页
  2. 课程学习
  3. 嵌入式
  4. VHDL语言编写的38译码器

VHDL语言编写的38译码器

上传者: 2018-12-07 17:03:35上传 RAR文件 3.71KB 热度 46次
38译码器,分别用case语句和if语句编写,均已通过仿真验证,并附有仿真波形图。
用户评论
码姐姐匿名网友 2018-12-07 17:03:35

做实验刚好用到它

码姐姐匿名网友 2018-12-07 17:03:35

还行 我验证了 解决了我的问题

码姐姐匿名网友 2018-12-07 17:03:35

非常准确,我就是用这个做的实验。