两位16进制加减可逆计数器工程包

Name: 两位16进制加减可逆计数器工程包
Rating: 4.5 (48 reviews)
Author: weixin_34252374

上传者：weixin_34252374 2019-09-18 04:51:45上传 RAR文件 128.57KB 热度 48次

时序逻辑电路实验：两位16进制加减可逆计数器工程包包含VHDL源码、引脚配置等所有工程文件，完美测试

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

两位16进制加减可逆计数器工程包

时序逻辑电路实验：两位16进制加减可逆计数器工程包包含VHDL源码、引脚配置等所有工程文件，完美测试...

大小：0B | 2019-09-18 04:51:45
FPGA设计16进制加减计数器

大小：0B | 2019-01-16 07:38:45
100进制可逆计数器

大小：0B | 2019-03-07 13:57:48
十进制加减可逆计数器的设计.docx

.

大小：1.73MB | 2023-02-08 14:22:36
十进制加减可逆计数器的设计.pdf

.

大小：1.09MB | 2023-02-08 14:44:16
Verilog模16可逆计数器

Verilog模16可逆计数器

大小：1KB | 2021-04-08 05:52:27
十进制加减计数器

Decimal addition and subtraction counter

大小：0B | 2019-06-26 16:18:47
16位计数器

大小：0B | 2019-02-14 20:32:58
可逆计数器

大小：0B | 2019-03-09 22:03:31
同步六进制加减法可逆计数器D.ms7

本电路实现了同步六进制加减法可逆计数器的功能:电路能准确地按照六进制加法或减法计数的规律进行计数.读...

大小：0B | 2020-05-31 17:00:44
同步六进制加减法可逆计数器JK.ms7

本电路实现了同步六进制加减法可逆计数器的功能: 电路能准确地按照六进制加法或减法计数的规律进行计数....

大小：220KB | 2020-07-22 09:53:10
可预置可逆4位计数器

文章是利用AT89S51单片机来设计可预置可逆4位计数器。

大小：39KB | 2020-09-20 20:21:08
16位计数器FPGA

利用计数分频实现16位计数器,给予altera 公司的ep3c。仅供初学者参考

大小：831KB | 2020-08-08 00:17:15
加减计数器

十进制步进加减计数器制作

大小：0B | 2020-05-22 14:52:12
两位加减模块283

大小：0B | 2019-01-07 10:54:13
FPGA16位数字滤波的可逆计数器

基于FPGA的针对带编码器A、B相的直流电机，进行检测正反转，实现可逆计数，从而达到对电机的速度和位...

大小：0B | 2019-05-27 18:14:44