论文研究基于FPGA的稀疏矩阵向量乘的设计研究.pdf

作为典型的不规则算法，稀疏矩阵向量乘的计算过程具有非常低的访存局部性和计算访存比，因此在基于cache的通用处理器上计算效率很低。提出了一种面向可重构计算平台的基于IEEE-754浮点数据格式标准的稀疏矩阵向量乘算法加速器的设计。在一维划分的行压缩稀疏矩阵数据存储技术以及计算部件的流水化设计的基础上，提出了一种基于单个浮点加法器的无阻塞累加器设计。通过实验验证表明，简化了算法的设计提高了算法执行的并行度和外部存储器的带宽利用率，获得了相对于传统处理器1.37-2.60倍的性能加速比。