SPI Master Verilog Source

Name: SPI Master Verilog Source
Rating: 4.5 (39 reviews)
Author: Anchor_Jiang

上传者：Anchor_Jiang 2019-09-05 14:18:41上传 ZIP文件 304.95KB 热度 39次

设计SPIMaster的Verilog代码，1个Master对应8个SpiSlave设备，来自Alterra官方，对我设计Spi接口的烧录器时的参考非常大，希望对大家有用。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-09-05 14:18:41

一般般，没有什么用

: 码姐姐匿名网友 2019-09-05 14:18:41

不错，参考学习

: 码姐姐匿名网友 2019-09-05 14:18:41

思路清晰，适合学习

: 码姐姐匿名网友 2019-09-05 14:18:41

为什么里面是有initial的语句啊这样不是不能综合吗

: 码姐姐匿名网友 2019-09-05 14:18:41

不错，对于初学者很有帮助

SPI Master Verilog Source

设计SPIMaster的Verilog代码，1个Master对应8个SpiSlave设备，来自Alt...

大小：0B | 2019-09-05 14:18:41
SPI_master verilog代码

spi_master这段代码主要描述了SPI的一个通信协议，里面还包含了测试代码部分，已经通过本人的...

大小：0B | 2018-12-15 20:34:28
spi master verilog_and_VHDL

GITHUB上一个非常好用的SPI开源代码，代码风格极好，注释清晰，结构简单，使用方便，初学者可以作...

大小：16KB | 2020-07-18 03:16:51
verilog编写的spi master模块

verilog编写的spi master模块

大小：3KB | 2021-04-16 13:55:50
spi_verilog_master_slave.zip

SPI接口是嵌入式领域应用比较广泛的接口协议,总线协议接线简单,可扩展性强。压缩包中包含了spi硬件...

大小：18KB | 2020-11-17 11:00:25
spi_verilog_master_slave_latest.tar.gz

该项目在VerilogHDL中提供SPIMode-3主从模块。数据宽度为8位。它是为XilinxSp...

大小：0B | 2020-05-13 22:34:50
spi verilog

基于verilog的SPI通信接口的代码

大小：0B | 2019-08-17 20:11:13
SPI verilog

verilog语言实现SPI的通信

大小：0B | 2020-05-22 18:56:33
verilog spi

利用verilog开发的spi程序，仅供参考，如有问题，可以与我联系讨论

大小：0B | 2019-06-26 11:32:14
spi Verilog

大小：0B | 2019-04-06 04:09:08
spi master

spi控制器的verilog实现，编译通过，测试使用没有问题

大小：0B | 2018-12-15 20:35:55
SPI_verilog

spi控制器与modelsim仿真文件、波形

大小：0B | 2019-05-27 12:31:25
verilog SPI slave

大小：0B | 2019-01-01 20:50:52
spi verilog fpga

fpga,spi程序verilog,可用于学习,或者联系用,模块之间的互连,经典

大小：6KB | 2020-08-31 10:23:06
SPI_Verilog

SPI_Verilog,SPI的Verilog实现(非常的全面和详细，还带有SPI算法的注解)

大小：0B | 2020-05-13 22:34:35
SPI_MASTER

SPIMASTER，是一个VERILOG写的，完整的时序，不过可能无法综合成硬件。

大小：0B | 2019-04-30 05:53:47