基于Tomasulo算法的32位RISC带Cache的流水线CPU设计 上传者：Your_First 2019-09-04 11:11:29上传 RAR文件 3.43MB 热度 14次 清华大学电子系微机原理课程设计题目。4人合作完成。包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。时序仿真主频可达70MHz。采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-09-04 11:11:29 很详细，具有参考性。 码姐姐匿名网友 2019-09-04 11:11:29 清华大学的课程设计，目前准备做与cache实现有关的工作，该项目中包含了多周期流水线、cache、mmu等，比较全面，很有参考价值 码姐姐匿名网友 2019-09-04 11:11:29 很不错，值得参考 码姐姐匿名网友 2019-09-04 11:11:29 文档很详细，想写个流水的IP核，参考了一下流水线的实现 码姐姐匿名网友 2019-09-04 11:11:29 好东西。如果全是verilog的就更好了 发表评论 Your_First 资源：5 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
很详细，具有参考性。
清华大学的课程设计，目前准备做与cache实现有关的工作，该项目中包含了多周期流水线、cache、mmu等，比较全面，很有参考价值
很不错，值得参考
文档很详细，想写个流水的IP核，参考了一下流水线的实现
好东西。如果全是verilog的就更好了