基于Verilog的SDRAM控制器 上传者：zxzyw 2019-07-27 11:03:15上传 RAR文件 3.36MB 热度 73次 实验条件：工具：QuartusII6.0,SignalTapIIFPGA：AlteraCycloneEP1C12Q240C8NSDRAM：HY57V283220T-6 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-27 11:03:15 很好，很好，多谢分享 码姐姐匿名网友 2019-07-27 11:03:15 挺好的代码，看了有些启发 码姐姐匿名网友 2019-07-27 11:03:15 很值得，可用性高 码姐姐匿名网友 2019-07-27 11:03:15 不错，很好的代码。。很值得参考。 发表评论
很好，很好，多谢分享
挺好的代码，看了有些启发
很值得，可用性高
不错，很好的代码。。很值得参考。