1. 首页
  2. 课程学习
  3. 专业指导
  4. EDA含异步清0的4位加法计数器基于FPGA的实现.doc

EDA含异步清0的4位加法计数器基于FPGA的实现.doc

上传者: 2019-07-19 15:28:27上传 DOC文件 2.71MB 热度 36次
学习计数器的设计、仿真和硬件测试,进一步熟悉VerilogHDL的编程方法。EDA含异步清0的4位加法计数器基于FPGA的实现。
下载地址
用户评论