异步fifo设计 上传者:merlin_y 2019-07-19 15:28:09上传 DOC文件 161KB 热度 57次 基于verilog的异步fifo设计,有效解决亚稳态的问题,有空满标志,输出加寄存。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论