merlin_y 这家伙很懒，什么也没写 资源：1 粉丝：0
+关注
Ta的上传资源列表
  • 异步fifo设计

    基于verilog的异步fifo设计，有效解决亚稳态的问题，有空满标志，输出加寄存。

    大小：161KB | 2019-07-19 15:28:09