七段译码器的设计实验

Name: 七段译码器的设计实验
Rating: 4.5 (51 reviews)
Author: qq_84849

上传者：qq_84849 2019-07-11 13:39:41上传 RAR文件 301.23KB 热度 51次

用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有帮助。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

七段译码器的设计实验

用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有...

大小：0B | 2019-07-11 13:39:41
VHDL七段译码器

VHDL七段译码器，输入二进制代码，通过译码器，能够直接在数码管上显示

大小：0B | 2019-05-07 01:03:03
EDA七段译码器实验报告

本资源是EDA七段译码器实验报告,非常详细阿!

大小：0B | 2019-10-12 22:24:56
七段码译码器源码

大小：0B | 2019-01-18 14:42:02
七段译码器CD4511

四线_七段锁存-驱动译码器的详细资料，PDF格式

大小：0B | 2020-05-18 10:52:11
Verilog HDL BCD七段译码器

VerilogHDL组合逻辑电路的设计——BCD七段译码器

大小：0B | 2019-07-08 11:43:09
EDA七段数码显示译码器设计

七段数码显示译码器设计，VHD语言设计L

大小：0B | 2018-12-19 12:45:41
数电实验七段译码器源代码VHDL

数电实验——七段译码器源代码（VHDL）

大小：0B | 2019-07-11 13:39:38
EDA七段数码显示译码器

EDA 实验七段数码显示译码器代码 verilog

大小：0B | 2018-12-19 12:45:23
EDA实验报告七段数码显示译码器的设计

7段数码管是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然...

大小：0B | 2019-05-15 03:02:21
基于EDA七段数码显示译码器设计

Design of EDP Seven-segment Digital Display Decode...

大小：0B | 2019-06-26 07:28:43
BCD对七段显示器译码器的实验报告

利QuartusII7.2软件设计和仿真七段显示译码器，包含实现的程序代码，和功能仿真图。实验目的，...

大小：0B | 2019-07-08 11:43:13
实验一七段数码显示译码器

7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而...

大小：0B | 2019-05-20 12:23:39
基于EDA实现七段数码显示译码器设计

Design of seven-segment digital display decoder ba...

大小：0B | 2019-06-26 07:28:41
七段数码管译码器设计与实现

七段数码管的设计与实现，dout

大小：36KB | 2020-07-22 09:21:20
74HC4511七段译码器的资料

pdf的资料下载详细介绍了74HC4511的使用说明和注意事项

大小：0B | 2019-05-02 20:27:00