数电实验——七段译码器源代码(VHDL)

Name: 数电实验——七段译码器源代码(VHDL)
Rating: 4.5 (57 reviews)
Author: 颜17ᐕ

上传者：颜17ᐕ 2019-07-11 13:39:38上传 TXT文件 627B 热度 57次

数电实验——七段译码器源代码（VHDL）

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数电实验七段译码器源代码VHDL

数电实验——七段译码器源代码（VHDL）

大小：0B | 2019-07-11 13:39:38
VHDL七段译码器

VHDL七段译码器，输入二进制代码，通过译码器，能够直接在数码管上显示

大小：0B | 2019-05-07 01:03:03
七段译码器的设计实验

用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有...

大小：0B | 2019-07-11 13:39:41
EDA七段译码器实验报告

本资源是EDA七段译码器实验报告,非常详细阿!

大小：0B | 2019-10-12 22:24:56
七段码译码器源码

大小：0B | 2019-01-18 14:42:02
七段译码器CD4511

四线_七段锁存-驱动译码器的详细资料，PDF格式

大小：0B | 2020-05-18 10:52:11
Verilog HDL BCD七段译码器

VerilogHDL组合逻辑电路的设计——BCD七段译码器

大小：0B | 2019-07-08 11:43:09
EDA七段数码显示译码器

EDA 实验七段数码显示译码器代码 verilog

大小：0B | 2018-12-19 12:45:23
实验一七段数码显示译码器

7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而...

大小：0B | 2019-05-20 12:23:39
EDA七段数码显示译码器设计

七段数码显示译码器设计，VHD语言设计L

大小：0B | 2018-12-19 12:45:41
BCD对七段显示器译码器的实验报告

利QuartusII7.2软件设计和仿真七段显示译码器，包含实现的程序代码，和功能仿真图。实验目的，...

大小：0B | 2019-07-08 11:43:13
基于EDA七段数码显示译码器设计

Design of EDP Seven-segment Digital Display Decode...

大小：0B | 2019-06-26 07:28:43
VHDL语言编写的十进制计数器和七段译码器

VHDL语言编写的十进制计数器和七段译码器，下来就知道了

大小：0B | 2020-05-23 14:25:02
74HC4511七段译码器的资料

pdf的资料下载详细介绍了74HC4511的使用说明和注意事项

大小：0B | 2019-05-02 20:27:00
CD4511BCD码七段码译码器

CD4511是一个用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器，具有BCD转换、消隐...

大小：0B | 2019-05-07 01:02:20
十进制计数器加七段译码器

用VHDL语言实现十进制计数器，并用七段译码器显示

大小：0B | 2018-12-19 11:35:42