tsc695 中文

TSC695F user manual 中文版（PDF）m目录第章产品特性综述结构图引脚说明系统结构第2章体系结构计算机的特点的优点体系结构寄存器窗口第3章立品说明原理整数单元浮点单元协处理器单元指令集片内外设存储器映射系统寄存器等待状态和超吋发生器存储器和奇偶校验陷阱定时器串口通用接口执行模式错误处程序奇偶校验系统时钟系统可用性测试模式使件测试和诊断功能测试接入端口接板级结构体系结构控制器控制器有限状态机指令寄存器指令列表强制性指令已定义可选指令用户指令测试数据奇存器旁路寄存器设备号寄存器边界扫措寄存器奇偶校验器扫描寄存器扫描寄存器扫描寄存器系统扫措寄存器扌描寄存器控制和状态寄存器片内调试资源硬件断点处理器复位循计数器冻结工作逐步执行第4章寄存器说明寄存器处理器状态寄存器窗口无效屏蔽寄存器陷阱基址寄存器寄存器窗山寄存器寄存器队列寄存器寄存器系统寄存器系统管卫寄存器配置寄存器ATmEL访问保护寄存器中断奇存器定时器寄存器接口寄存器第5章信号说明和信号存储器和系统接信号错误、、停机和检验信号屮断、时钟、串口、通用接口、定时器和测试信号电源信号文档历史ATmELm第1章品特性■基于 SPARC V7高性能RISC体系结构的檠数单元■优化集成的32/64位浮点单元■片内外设EDAC及奇偶校验发生器和检验器■存储器接∏片选发生器等待状态生成存储器保扩■DMA仲裁器■定时器通用定时器(GPT)实时时钟定时器(RTCT看门狗计时器(WDT)■带5个外部输入的中断控制器■通用接口(GPI)两个串口■速度优化的代码RAM接口8位或40位启动PROM( Flash)接■TEE1149.1测试接入端口(TAP)用于调试和测试■仝静态设计■性能:系统时钟为25M,vcc=5V时性能高达20wTPs/5WF1ops(双精度)■核心功耗:Vcc=5V,20MIPs时1.0W,10MIPs时0.7W(均为典型值)⊥作范围:4.5V至5.5V,55°C至1125°C测试总剂量(参数和功能):300 KRADS(S■单粒了翻专(SU)概率小于38个错误/部件/天(最坏情况下)■线性能量转移(LET)阚值高于80Mev/cm2/ng用户手册质量等级: ESA SCC、QMLQ/V■封装:256 MQFPF,KGD综述TSC695F(ERC32单片)采用 SPARC体系结构V7规范,是一款高度集成的高性能32位RISC嵌入式处理器。该芯片支持ESA(欧洲航天局)相关标准,为嵌入式航天应用领域提供了全面的开发环境。采用 atmel0.5m抗辐射(≥300KRAD(Si))cMos改进工艺技术(RTP)制造。带有片内并发瞬时错误和永久错误检测功能,专为航天应用领域设计TSC695F配有片内整数单元(IU)、浮点单元(FPU)、存储器控制器和DMA仲裁器。在实时应用领域,TSC695F提供一个高安全级看门狗、两个定时器、一个中断控制器及多个并行和串行接口。容错能力通过内外总线上的奇偶校验机制和外部数据总线上的LDAC机制实现。片内调试程序(OCD)和JAG接∏边界扫描使芯片设计具有高度的可测试性。结构图图11.1SC695结构图引脚说明脚说明有效信号类型电y说明寄存器的地址总线输出缓冲器的地址总线奇偶校青害在限的地址总线空间标识答(As奇存器的和合偶校验应接制总线校验ATmEL用户手册续有效信号类型电平说明位数据总纟输出级冲位校验码总线数握总线奇偶校点意低高高品低器的原子装存储聲总线保持低存储数据选通存储晷异常选定位位启动锁存地址入使能储片选输出缓沖低低低低低低低低高低低低低低低低低高低低低低低高低高高高高仔储器写入选通输出缓冲存储晷输出佳能输出缓冲:据缓冲使能数据缓冲方向数据缓冲方向选和交换存餡器写入选通交换存佑器线钴误请求允许比址选通存取期间数据就绪错误处珪尋(和)停机并法结系统锖误系统停机系统可用性无奇偶校验整数周期‖指令提取用于检测指令刷新U指令流水线的延迟指令取消执行阶段实时时钟计数器输出B帛口妾收数据输入触发器3串门传送数据通用接凵输入/输出输入触发器通用接口中断用户手册ATmEL脚说明(续有效信号类型电平说明外部中断输入触发器外部中断响应内部看门狗佳阝看门狗输入中断输入触发器看门狗时钟倍频时钟系统时钟低输出复位统输入复位输入触发器模软件调试模式测试()时钟测试()复位上拉曰阻≈s测试()模式选择上拉巨阻测试()数据输入上拉阻≈9测试)数据输出内部主电源输出驯动电源汴:未标明时,输出缓冲为150pF,输入缓冲为TIL型。ATmEL用户手册系统结构可用作嵌入式处理器,只需增加冇储器和专用外设,即可组成一套完整的板载计算机。其它所有系统功能均由该芯片实现。图1-2位系统结构用户手册ATmEL