带并行置位的移位寄存器设计

Name: 带并行置位的移位寄存器设计
Rating: 4.5 (41 reviews)
Author: pinkywyj13613

上传者：pinkywyj13613 2019-07-08 07:57:34上传 DOC文件 16.5KB 热度 41次

要求实现带进位的循环左移循环左移带进位的循环右移循环右移，采用系统50MHz，用分频分至1Hz，并用一个输入实现控制寄存方式。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

带并行置位的移位寄存器设计

要求实现带进位的循环左移循环左移带进位的循环右移循环右移，采用系统50MHz，用分频分至1Hz，并用...

大小：0B | 2019-07-08 07:57:34
VHDL含并行置位的移位寄存器

VHDL含并行置位的移位寄存器，使用VHDL语言

大小：0B | 2019-04-28 12:52:08
移位寄存器

大小：0B | 2019-03-09 08:59:45
反馈移位寄存器和对偶移位寄存器

密码实验：反馈移位寄存器和对偶移位寄存器的实现

大小：0B | 2019-05-28 03:38:13
LabVIEW的移位寄存器

在循环结构中经常用到一种数据处理方式,即把第i次循环执行的结果作为第i+1次循环的输入,LabVIE...

大小：251KB | 2021-04-22 11:06:00
移位寄存器应用

LabVIEW图形化编程，在for循环中利用移位寄存器求4个数的平均值

大小：0B | 2019-09-03 21:20:51
linebuffer移位寄存器

quartus里面的IP核，altshift_ram的移位寄存器，这里是自己编写的替代品，没有使用I...

大小：0B | 2019-06-01 14:04:34
双向移位寄存器

大小：0B | 2019-01-01 20:52:13
移位寄存器的设计与实现

大小：0B | 2019-02-23 09:10:18
移位寄存器的实现

是移位寄存器的具体实现，我自己写的。输入几个数，可以自动实现移位。

大小：0B | 2020-05-24 16:39:43
移位寄存器模8

四位二进制加法计数器同步二进制加法计数器

大小：0B | 2019-07-10 02:20:46
桶型移位寄存器

用Verilog硬件描述语言实现了64位移位寄存器任意方向、任意规模的快速移位

大小：0B | 2019-05-15 18:58:42
线性反馈移位寄存器

关于线性反馈移位寄存器的代码，模拟LFSR运行

大小：0B | 2019-05-28 03:38:04
verilog描述移位寄存器

大小：0B | 2019-03-09 08:45:48
移位寄存器verilog代码

求一个移位寄存器verilog代码要求输入输出端口如下inputin,clk,en,clr,set;...

大小：0B | 2019-05-15 06:40:19
线性反馈移位寄存器移位寄存器在除法器的实现

线性反馈移位寄存器，介绍了移位寄存器在除法器，编码器，解码器中的使用！

大小：0B | 2019-05-15 18:58:46