移位寄存器verilog代码 上传者：wddp31491 2019-05-15 06:40:19上传 其他文档文件 407B 热度 66次 求一个移位寄存器verilog代码要求输入输出端口如下inputin,clk,en,clr,set;outputout;异步清零同步置位带使能 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-15 06:40:19 很好的资源 可以下载 码姐姐匿名网友 2019-05-15 06:40:19 不错的资源 对于初学者来说可以学习一下 码姐姐匿名网友 2019-05-15 06:40:19 下载了，看了，介绍的比较清楚，用quatus可以实现，初学者可以练练 码姐姐匿名网友 2019-05-15 06:40:19 一个移位寄存器的资料，实现的reg移位功能，介绍比较清晰。 发表评论 wddp31491 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
很好的资源 可以下载
不错的资源 对于初学者来说可以学习一下
下载了，看了，介绍的比较清楚，用quatus可以实现，初学者可以练练
一个移位寄存器的资料，实现的reg移位功能，介绍比较清晰。