数字钟（verilog+数码管） 上传者：tom_85580 2019-07-07 01:28:00上传 RAR文件 2.79MB 热度 56次 基于FPGA的数字钟设计，完整工程有doc文档，verilog+数码管实现。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-07 01:28:00 并没有文档 但是源码很有用 码姐姐匿名网友 2019-07-07 01:28:00 并没有文档，只有代码，且没有任何说明 码姐姐匿名网友 2019-07-07 01:28:00 里面没有报告呀 发表评论
并没有文档 但是源码很有用
并没有文档，只有代码，且没有任何说明
里面没有报告呀