数字分频器的VerilogHDL设计实现

Name: 数字分频器的VerilogHDL设计实现
Rating: 4.5 (42 reviews)
Author: firewise

上传者：firewise 2019-07-06 09:14:40上传 ZIP文件 46.85KB 热度 42次

数字分频器的设计，包括VerilogHDL设计实现，以及仿真波形

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数字分频器的VerilogHDL设计实现

数字分频器的设计，包括VerilogHDL设计实现，以及仿真波形

大小：0B | 2019-07-06 09:14:40
奇数分频器的VerilogHDL实现

大小：0B | 2019-02-16 12:47:01
EDA数字分频器EDA的分频设计

EDA的分频设计1.四位十进制数字频率计；2.测量范围：1Hz～10kHz；3.显示时间不少于1S；...

大小：0B | 2019-05-22 22:54:05
通用的VerilogHDL奇数偶数分频器

大小：0B | 2019-01-13 17:17:55
分频器设计

音箱分频器的设计原理及分频点的计算,分频器的调试等

大小：0B | 2019-06-05 00:09:47
VHDL实现各种分频器设计

VHDL实现各种分频器设计

大小：0B | 2019-05-31 11:48:12
FPGA分频器的设计

在FPGA硬件开发及应用当中经常会用到分频器，这是FEN分频器！

大小：0B | 2019-05-06 06:23:26
verilog设计的分频器

用verilog语言设计的分频器，占空比是非1:1

大小：0B | 2019-06-05 13:25:37
数控分频器的设计

用quatuⅡ基于VHDL语言完成数控分频器的设计

大小：0B | 2019-05-28 01:48:54
分频器Blender的分频器插件源码

分频器 Blender的分隔器插件许可:GPL v3 如何使用下载插件并安装。然后,您可以在一...

大小：16KB | 2021-03-13 22:24:16
vhdl分频器的设计

详细说明分频器的设计，奇数，偶数分频器，任意数分频器等，

大小：0B | 2019-07-10 15:58:22
分频器设计.docx

FPGA的分频器设计

大小：193KB | 2021-02-17 12:08:02
Verilog分频器设计

基于Verilog的分频器设计，分频器是FPGA设计中使用频率非常高的基本单元之一

大小：0B | 2019-05-31 11:47:17
分频器

分频器数字频率合成器是新一代无线应用RFIC的核心,这种频率合成器和混频器一起用在超外差无线电接收机...

大小：69KB | 2021-02-19 10:13:22
6数字IC设计中的分频器.pdf

分频电路是数字IC设计以及FPGA设计中的重要电路，该文件内容包括奇数分频电路以及偶数分频电路，同时...

大小：1.02MB | 2020-07-17 05:55:09
verilog实现分频器.docx

分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等,...

大小：36KB | 2020-08-06 15:47:49