verilog语言设计序列检测器和双向移位寄存器

Name: verilog语言设计序列检测器和双向移位寄存器
Rating: 4.5 (56 reviews)
Author: xxt64232

上传者：xxt64232 2019-07-06 08:40:16上传 RAR文件 67.95KB 热度 56次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog语言设计序列检测器和双向移位寄存器

verilog语言设计序列检测器和双向移位寄存器

大小：0B | 2019-07-06 08:40:16
双向移位寄存器

大小：0B | 2019-01-01 20:52:13
verilog描述移位寄存器

大小：0B | 2019-03-09 08:45:48
移位寄存器verilog代码

求一个移位寄存器verilog代码要求输入输出端口如下inputin,clk,en,clr,set;...

大小：0B | 2019-05-15 06:40:19
反馈移位寄存器和对偶移位寄存器

密码实验：反馈移位寄存器和对偶移位寄存器的实现

大小：0B | 2019-05-28 03:38:13
VHDL语言编写双向移位寄存器

采用VHDL语言编写双向移位寄存器，利用MAX+plus软件实现

大小：0B | 2019-09-17 20:09:07
线性移位寄存器序列.pdf

线性移位寄存器序列，由丁石孙院士编写，是非常好的教材，可谓该领域最早的相关国内教材，希望对大家有所帮...

大小：0B | 2019-09-29 04:35:20
移位寄存器

大小：0B | 2019-03-09 08:59:45
verilog移位寄存器的实现

这个文件详细的描述了一位寄存器的实现过程还有testbench，主要是以word的形式存放的

大小：0B | 2019-05-15 06:40:28
线性移位寄存器序列丁石孙

老师强烈推荐的教材及参考书，密码学基础，序列密码必备，大师的作品，与大家分享……

大小：0B | 2020-05-24 16:39:46
移位寄存器应用

LabVIEW图形化编程，在for循环中利用移位寄存器求4个数的平均值

大小：0B | 2019-09-03 21:20:51
线性变换移位寄存器序列

摘要:线性变换移位寄存器由Tsaban和Vishne提出,是一个面向字的移位寄存器,每次输出一个字...

大小：1.35MB | 2021-04-04 11:44:40
线性移位寄存器序列pdf版

丁石孙老师著的线性移位寄存器序列，讲解得清晰简洁，非常值得一学。

大小：0B | 2018-12-18 06:10:14
linebuffer移位寄存器

quartus里面的IP核，altshift_ram的移位寄存器，这里是自己编写的替代品，没有使用I...

大小：0B | 2019-06-01 14:04:34
Verilog设计-串并转换/移位寄存器详解

本文详细讲解了Verilog设计中串并转换和移位寄存器的实现方法。其中包括串转并和并转串两种转换方式...

大小：1.4KB | 2023-06-21 18:22:39
LabVIEW的移位寄存器

在循环结构中经常用到一种数据处理方式,即把第i次循环执行的结果作为第i+1次循环的输入,LabVIE...

大小：251KB | 2021-04-22 11:06:00