异步fifo设计verilog源代码 上传者：wxcdpl 2019-06-24 01:17:59上传 RAR文件 4.6MB 热度 84次 Asynchronous fifo design verilog source code 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-24 01:17:59 不错，挺好的。 码姐姐匿名网友 2019-06-24 01:17:59 很不错在，真的很详细 码姐姐匿名网友 2019-06-24 01:17:59 很好的资料，谢谢! 码姐姐匿名网友 2019-06-24 01:17:59 思路很不错 码姐姐匿名网友 2019-06-24 01:17:59 还不错，就是有点长 码姐姐匿名网友 2019-06-24 01:17:59 还可以 学学 思路 算不错的了 码姐姐匿名网友 2019-06-24 01:17:59 可以学学编程的思想，在这个上进行再编程，很好呵呵 码姐姐匿名网友 2019-06-24 01:17:59 很有用，虽然不能直接用，但是很有参考价值 码姐姐匿名网友 2019-06-24 01:17:59 是格雷码中有一个FIFO模块，而且是同步实现的。 发表评论
不错，挺好的。
很不错在，真的很详细
很好的资料，谢谢!
思路很不错
还不错，就是有点长
还可以 学学 思路 算不错的了
可以学学编程的思想，在这个上进行再编程，很好呵呵
很有用，虽然不能直接用，但是很有参考价值
是格雷码中有一个FIFO模块，而且是同步实现的。