《EDA技术》Verilog HDL课程考试大纲

Name: 《EDA技术》Verilog HDL课程考试大纲
Rating: 4.5 (65 reviews)
Author: wgdgasetgagage

上传者：wgdgasetgagage 2018-12-25 04:18:26上传 DOC文件 40KB 热度 65次

《EDA技术》Verilog HDL课程考试大纲，考试复习资料

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2018-12-25 04:18:26

整理的很不错，可惜我用不上。还是谢谢了！

EDA技术Verilog HDL课程考试大纲

《EDA技术》Verilog HDL课程考试大纲，考试复习资料

大小：0B | 2018-12-25 04:18:26
习题课EDA技术Verilog HDL课程考试大纲

EDA技术》VerilogHDL课程考试大纲，考试复习资料

大小：0B | 2019-10-19 09:56:37
EDA技术与Verilog HDL

大小：0B | 2018-12-08 10:03:51
EDA技术及verilog HDL语言

EDA 技术优势自顶向下设计技术仿真 EDA 设计过程硬件描述语言

大小：0B | 2019-06-21 16:57:31
EDA_Verilog_HDL语言

大小：0B | 2019-12-27 03:15:58
EDA实验教程verilog hdl版本

EDA 实验教程,对于入门者非常有用,采用quartus ii 设计

大小：41KB | 2021-05-02 14:25:00
EDA·基础与Verilog HDL实现

EDA设计，VerilogHDL硬件语言基础

大小：0B | 2019-09-06 16:39:54
EDA技术与Verilog HDL潘松ppt课件.rar

veriloghdl的课程ppt资料讲解清楚明确。很容易理解。编译器：QuartusII12章+附录...

大小：0B | 2019-09-27 22:24:06
EDA/PLD中的Verilog HDL简介

大小：0B | 2020-12-13 05:33:30
EDA PLD中的Verilog HDL简介

Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模...

大小：39KB | 2020-12-13 05:33:30
EDA PLD中的Verilog HDL时延

信号在电路中传输会有传播延时等,如线延时、器件延时。时延就是对延时特性的HDL描述。举例如下:as...

大小：29KB | 2020-12-13 07:57:07
EDA技术verilog

基础的verilog课程学习，适合新手学习

大小：0B | 2020-04-02 00:49:15
EDA PLD中的Verilog HDL建模概述

在数字电路设计中,数字电路可简单归纳为两种要素:线和器件。线是器件管脚之间的物理连线;器件也可简单归...

大小：65KB | 2020-12-12 21:35:34
EDA PLD中的Verilog HDL简单示例

下面是4-1多路选择电路的门级描述。注意因为实例名是可选的(除用于实例数组情况外),在门实例语句中没...

大小：26KB | 2020-12-13 00:07:32
EDA PLD中的Verilog HDL的时延

Verilog HDL模型中的所有时延都根据时间单位定义。下面是带时延的连续赋值语句实例。 as...

大小：27KB | 2020-12-13 06:40:14
EDA PLD中的Verilog HDL值集合

Verilog HDL有下列四种基本的值: 1) 0:逻辑0或“假” 2) 1:逻辑1或“真” ...

大小：29KB | 2020-12-13 10:45:40