VerilogHDL语言的MIPS多时钟周期CPU设计 上传者：英俊书生 2018-12-25 04:17:06上传 RAR文件 11.85MB 热度 62次 一个VerilogHDL语言实现的MIPS指令系统多周期CPU，内附源代码，设计图及详细设计文档，以及运行结果截图。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-25 04:17:06 还可以，不过有点麻烦 码姐姐匿名网友 2018-12-25 04:17:06 似乎在最后综合的时候要报错呀？ 码姐姐匿名网友 2018-12-25 04:17:06 里面的东西很好。。很详细，虽然不是Xlinx，还是帮了大忙。 . 码姐姐匿名网友 2018-12-25 04:17:06 代码不是xilinx写的，放到上面也不能运行，但是文档真心不错，很有借鉴意义，给五分好评 码姐姐匿名网友 2018-12-25 04:17:06 不错啊，学计组必备啊 码姐姐匿名网友 2018-12-25 04:17:06 挺不错的。。。 码姐姐匿名网友 2018-12-25 04:17:06 虽然是Verilog写的，但平台不是Xilinx，文档写的不错。 码姐姐匿名网友 2018-12-25 04:17:06 xilinx仿真失败 码姐姐匿名网友 2018-12-25 04:17:06 非常不错，但是内存模块和alu 似乎有点问题。 码姐姐匿名网友 2018-12-25 04:17:06 设计和说明严谨认真，可以看出作者对mips处理器有比较深的理解，非常有参考意义。美中不足的是实现的指令太少了，不足以架构一个完整的编译器。 发表评论
还可以，不过有点麻烦
似乎在最后综合的时候要报错呀？
里面的东西很好。。很详细，虽然不是Xlinx，还是帮了大忙。 .
代码不是xilinx写的，放到上面也不能运行，但是文档真心不错，很有借鉴意义，给五分好评
不错啊，学计组必备啊
挺不错的。。。
虽然是Verilog写的，但平台不是Xilinx，文档写的不错。
xilinx仿真失败
非常不错，但是内存模块和alu 似乎有点问题。
设计和说明严谨认真，可以看出作者对mips处理器有比较深的理解，非常有参考意义。美中不足的是实现的指令太少了，不足以架构一个完整的编译器。