FPGA奇数和偶数分频器和半整数及任意小数分频器设计

Name: FPGA奇数和偶数分频器和半整数及任意小数分频器设计
Rating: 4.5 (73 reviews)
Author: k233_xushh

上传者：k233_xushh 2019-06-21 04:48:22上传 DOC文件 238KB 热度 73次

FPGA上实现奇数和偶数分频器和半整数及任意小数分频器设计，经模拟，成功

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

FPGA奇数和偶数分频器和半整数及任意小数分频器设计

在 FPGA 上实现了奇数和偶数分压器、半整数和任意小数分压器的设计。

大小：0B | 2019-06-21 04:48:22
基于Verilog的偶数奇数半整数分频以及任意分频器设计

基于Verilog的偶数、奇数、半整数分频以及任意分频器设计

大小：0B | 2019-07-24 18:22:18
半整数分频器

采用硬件描述语言设计的 2.5 倍分频器，同时保证占空比 50%

大小：0B | 2019-06-21 04:48:17
半整数与奇数分频器设计

eda实验模板。。。写不出二十字啊，半整数与奇数分频器设计还要注意时钟设计

大小：0B | 2020-05-31 10:48:10
半整数分频器设计

采用可编程逻辑器件实现分频系数为2.5的分频器，可采用以下方法：设计一个模3的计数器，再设计一个扣除...

大小：0B | 2019-07-15 12:27:28
EDA任意整数分频分频器

非常经典的一款分频程序，绝对实用功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。...

大小：0B | 2020-05-30 21:35:40
fpga的奇数分频器

使用fpga制作的奇数的占空比为50%的分频器

大小：2KB | 2020-08-21 04:51:29
任意整数分频器vhdl

任意整数分频器vhdl描述，简单通用，发烧友常用代码。

大小：0B | 2020-02-20 05:41:12
verilog偶数分频器

大小：0B | 2019-03-02 23:49:37
verilog奇数分频器

内含verilog语言编写的奇数分频器，本人认为代码比较简练，容易移植

大小：0B | 2019-07-10 15:58:03
任意奇数分频器Verilog代码

大小：0B | 2019-01-11 23:29:32
1奇数分频器

奇数分频器，计数器位宽设置为6位，最高可设置63分频。通过更改计数器位宽和分频系数可以达到设计所需的...

大小：0B | 2019-08-17 17:21:19
VHDL任意整数及小数分频器的实现

相当详细的教程,附有完整源程序,仿真结果。

大小：412KB | 2020-08-20 04:12:55
通用的VerilogHDL奇数偶数分频器

大小：0B | 2019-01-13 17:17:55
VHDL_分频器支持任意整数分频

大小：0B | 2018-12-31 11:49:52
基于FPGA的任意小数分频器的设计

大小：0B | 2019-12-31 20:27:23