vhdl模块化设计的数字频率计 上传者：NBA41416 2019-06-04 11:11:23上传 RAR文件 37.38KB 热度 33次 vhdl语言采用模块化进行数字频率计的设计，在一秒钟内进行计数 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-04 11:11:23 没有文件源码吗 码姐姐匿名网友 2019-06-04 11:11:23 可以使用，但是要修改后才行。 码姐姐匿名网友 2019-06-04 11:11:23 值得借鉴， 谢谢 发表评论
没有文件源码吗
可以使用，但是要修改后才行。
值得借鉴， 谢谢