基于quartus ii的一个分频器

Name: 基于quartus ii的一个分频器
Rating: 4.5 (45 reviews)
Author: kltwvu

上传者：kltwvu 2019-06-03 18:21:09上传 RAR文件 1.54MB 热度 45次

基于quartusii平台用VHDL语言编程的4M分频器~~~~~~~~~~~~~~~~~~~

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于quartus ii的一个分频器

基于quartusii平台用VHDL语言编程的4M分频器~~~~~~~~~~~~~~~~~~~

大小：0B | 2019-06-03 18:21:09
一个分频器的verilog代码

这是一个基于QuartusII9.0的一个分频器的verilog代码非常适合初学者

大小：0B | 2019-07-15 12:27:41
基于quartus的分频器和定时器设计

基于quartus的分频器和定时器设计

大小：0B | 2019-06-03 18:20:58
基于VHDL的分频器

基于VHDL的分频器，供大家参考学习，接触一段时间VHDL

大小：0B | 2019-06-05 13:25:47
分频器Blender的分频器插件源码

分频器 Blender的分隔器插件许可:GPL v3 如何使用下载插件并安装。然后,您可以在一...

大小：16KB | 2021-03-13 22:24:16
分频器

分频器数字频率合成器是新一代无线应用RFIC的核心,这种频率合成器和混频器一起用在超外差无线电接收机...

大小：69KB | 2021-02-19 10:13:22
CoolRunner II器件的时钟分频器模块

在CoolRunner-II器件中,嵌入了时钟分频器(Clock Dividr)模块(XC2C128...

大小：111KB | 2020-11-17 14:09:54
基于FPGA的分频器设计

大小：0B | 2019-04-14 19:17:30
CoolRunner II器件的使用时钟分频器

CoolRunner-II器件在XC2C128(128个宏单元)以上的器件内嵌入了一个时钟分频器模块...

大小：30KB | 2021-02-23 23:47:21
基于verilog的时钟分频器

基于verilog的任意时钟分频器，包括ucf管脚约束文件和时钟约束文件，只需要在FPGA上输入分频...

大小：0B | 2019-05-31 11:47:07
基于VHDL的数控分频器

基于VHDL的数控分频器，可自主改变代码中的分频系数

大小：0B | 2019-07-15 12:27:21
FPGA分频器分频实验

基于FPGA的分频器实验！通过蜂鸣器来体现分频的现象。

大小：0B | 2019-09-05 07:10:19
家用音箱分频器和车载分频器的对比

在汽车电子领域,被动式分频网络有着广泛的用途,特别是在同轴扬声器和分体式扬声器领域。被动式分频网络将...

大小：78KB | 2021-01-16 20:27:05
VHDL分频器

大小：0B | 2019-03-02 15:09:25
verilog分频器

大小：0B | 2019-01-18 05:32:34
Logisim分频器

数字逻辑课程实验,logisim支持的circ文件,包含模6至模41分频器(用于秒表制作),将log...

大小：12KB | 2020-12-22 06:28:31