1. 首页
  2. 编程语言
  3. 硬件开发
  4. verilog除法器

verilog除法器

上传者: 2018-12-20 21:56:21上传 RAR文件 34.73KB 热度 47次
可自行设定除数和被除数的位宽,所需要的时钟数为商的位数再加1。已经附带testbench,简单易懂。
下载地址
用户评论
码姐姐匿名网友 2018-12-20 21:56:21

很实用。易懂

码姐姐匿名网友 2018-12-20 21:56:21

程序不错 可惜对我没什么用。。。