hawhj144 这家伙很懒，什么也没写 资源：2 粉丝：0
+关注
Ta的上传资源列表
  • 8位verilog乘法器

    8位verilog乘法器，简单易懂，采用移位相加的方法写成！

    大小：1.45KB | 2019-04-28 00:46:31
  • verilog除法器

    可自行设定除数和被除数的位宽，所需要的时钟数为商的位数再加1。已经附带testbench，简单易懂。...

    大小：34.73KB | 2018-12-20 21:56:21