GLONASS信号伪随机测距码产生程序(verilog)

Name: GLONASS信号伪随机测距码产生程序(verilog)
Rating: 4.5 (60 reviews)
Author: 腾跃的路

上传者：腾跃的路 2019-05-28 12:12:19上传 RAR文件 232.33KB 热度 60次

基于verilogHDL的GLONASS信号伪随机码产生程序是GLONASS信号的重要组成部分输入时钟CLK为0.511MHz,en为使能端,PRcode_out为输出端

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-28 12:12:19

实现了部分功能

: 码姐姐匿名网友 2019-05-28 12:12:19

只实现了部分功能

: 码姐姐匿名网友 2019-05-28 12:12:19

是verlog，我看不懂，不过问题解决了

GLONASS信号伪随机测距码产生程序verilog

基于verilogHDL的GLONASS信号伪随机码产生程序是GLONASS信号的重要组成部分输入时...

大小：0B | 2019-05-28 12:12:19
verilog产生随机码

大小：0B | 2019-01-10 05:12:05
伪随机信号的产生扰码与解扰

包括设计报告，器件图，以及systemview仿真结果及分析

大小：0B | 2019-05-13 06:16:29
伪随机序列verilog程序

生成伪随机序列的verilog代码，可以通过Modelsim仿真。

大小：0B | 2019-05-25 12:45:50
伪随机数产生的verilog文件

伪随机数产生的verilog文件。伪随机数产生的verilog文件LFSR。

大小：0B | 2019-10-13 20:35:34
32位伪随机码Verilog源程序

关于32位伪随机码Verilog源程序,很好的东西!

大小：0B | 2019-05-25 12:45:40
伪随机信号发生器 verilog

大小：0B | 2018-12-07 16:02:02
伪随机数产生程序

产生伪随机数的一个C程序，可以修改产生范围。

大小：0B | 2020-06-20 08:30:06
伪随机码Gold码利用m码产生的m程序

文件为MATLAB中.m文件。其中利用两个m伪随机码产生Gold码。可以通过看程序以及Gold产生原...

大小：0B | 2019-05-04 14:47:27
VHDL伪随机码产生器

VHDL语言写的伪随机序列产生器，7阶，可修改参数为m阶

大小：0B | 2019-05-28 12:13:36
伪随机序列的产生c语言和verilog实现

大小：0B | 2018-12-07 16:02:12
伪码测距精度

本文主要介绍伪码测距的原理，并对测距精度进行详细的分析

大小：0B | 2018-12-29 10:59:02
产生伪随机数

Generating pseudo-random numbers

大小：0B | 2019-06-22 05:36:50
伪码调相测距技术

用fpga做处理器的伪码调相测距给搞雷达的兄弟们看看

大小：0B | 2019-05-28 12:12:21
Verilog信号产生模块

采集一个输入信号的上升沿并同步输出一个脉宽可调并且可以选择的脉冲信号

大小：0B | 2019-07-05 02:45:03
伪随机码生成器的verilog代码，包含测试程序

大小：0B | 2018-12-07 16:02:14