用Verilog编的时钟分频程序

Name: 用Verilog编的时钟分频程序
Rating: 4.5 (60 reviews)
Author: 石头金

上传者：石头金 2019-05-27 18:15:18上传 ZIP文件 382.96KB 热度 60次

这是光通信中PPM调制方式中的时钟分频程序，此程序使用Verilog语言编程，并且编译成功，希望对大家有所帮助

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用Verilog编的时钟分频程序

这是光通信中PPM调制方式中的时钟分频程序，此程序使用Verilog语言编程，并且编译成功，希望对大...

大小：0B | 2019-05-27 18:15:18
DIV时钟分频verilog程序

大小：0B | 2019-01-10 22:38:03
verilog时钟分频

大小：0B | 2018-12-08 07:46:40
Verilog时钟分频

verilog时钟分频,50Mhz分频成5Mhz的实现代码

大小：0B | 2019-09-03 08:40:44
Verilog时钟分频的原理与实现

本文详细介绍了Verilog时钟分频的实现原理，能够实现任意的奇数分频和偶数分频。为了得到占空比50...

大小：2.34KB | 2023-06-21 18:28:26
基于verilog的时钟分频器

基于verilog的任意时钟分频器，包括ucf管脚约束文件和时钟约束文件，只需要在FPGA上输入分频...

大小：0B | 2019-05-31 11:47:07
用Verilog编的数据选择程序

大小：0B | 2019-02-21 06:00:11
verilog分频程序示例

大小：0B | 2019-03-02 23:49:01
用Verilog编写的二分频程序

用modelsim编写的Verilog有关二分频的程序设计，并进行了信号波形仿真

大小：0B | 2019-07-12 21:17:33
FPGA verilog任意分频程序

用FPGA实现任意分频,代码用verilog语言编写，仅供参考。

大小：0B | 2019-07-06 09:14:55
奇数分频verilog程序

用verilog实现奇数分频器功能，fpga开发

大小：0B | 2019-05-31 11:47:51
Verilog分频

Verilog分频语法任意分频的语法简化语句

大小：0B | 2019-07-06 09:14:45
verilog分频

大小：0B | 2019-03-02 23:49:32
Verilog奇数次分频的通用程序

用于EDA分频的实现,并且运用verilog语句进行描述，可实现任意分频（包括奇数和偶数分频）。

大小：0B | 2019-07-24 18:22:44
java编的时钟程序

大小：0B | 2019-01-02 02:43:20
用Verilog实现基于FPGA的通用分频.pdf

用Verilog 实现基于FPGA 的通用分频.pdf,实用 ;在复杂数字逻辑电路设计中,经常会用到...

大小：141KB | 2021-04-16 17:13:27