七段数码管时钟显示的硬件实现verilog 上传者：混混时间而已 2019-05-20 12:23:29上传 RAR文件 8.62MB 热度 62次 七段数码管时钟显示的verilog源代码，已做过FPGA验证。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-20 12:23:29 很不错，正好是需要的 码姐姐匿名网友 2019-05-20 12:23:29 很好很实用，开发板上可以验证 发表评论
很不错，正好是需要的
很好很实用，开发板上可以验证