verilog七段数码管

Name: verilog七段数码管
Rating: 4.5 (68 reviews)
Author: Super_XiaYiTiao

上传者：Super_XiaYiTiao 2019-05-28 16:56:11上传 BAK文件 611B 热度 68次

verilog写的七段数码管的显示老师布置的作业，写了好几天！刚开始学verilog

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog七段数码管

verilog写的七段数码管的显示老师布置的作业，写了好几天！刚开始学verilog

大小：0B | 2019-05-28 16:56:11
七段数码管Verilog文件

七段数码管Verilog文件,可以直接使用

大小：2KB | 2021-05-01 02:39:51
七段数码管

大小：0B | 2019-01-02 02:01:54
七段数码管接口

fpga数码管接口

大小：383KB | 2020-08-09 19:28:32
七段数码管绘制

基于python平台利用现有的turtle库实现七段数码管的绘制

大小：0B | 2019-06-05 12:31:49
七段数码管显示

数码管显示实验必修的基础，单片机，嵌入式基础信息的入门级，工科男必修技能，

大小：0B | 2020-06-14 20:42:17
七段数码管编码

用于单片机数码管的编码计算；51单片机；数码管

大小：0B | 2018-12-28 03:07:17
数字逻辑Verilog HDL七段数码管

数字逻辑课程的上机作业用VerilogHDL语言编写七段数码管的显示程序

大小：0B | 2019-05-31 16:52:02
七段数码管时钟显示

七段数码管时钟显示，开发平台我NIOSII8.0，而且是生成的源文件，方便。

大小：0B | 2019-07-19 09:24:42
MFC七段数码管显示

MFC七段式数码管显示

大小：0B | 2019-05-28 16:56:02
ActiveX七段数码管控件

在网上能找到,但是感觉不是很好看,做了下修改,相对来说漂亮点!有需要的可以看看

大小：39KB | 2021-04-22 09:05:01
七段数码管显示电路

本代码为VHDL语言实现的七段数码管的动态显示电路，其中通过时钟计数并选择数据的输出位置（在8个数码...

大小：0B | 2020-05-18 10:51:53
Verilog编程实现七段数码管学号显示

如何利用Verilog编程语言，在vivado软件平台上实现七段数码管学号显示功能。详细讲解了七段数...

大小：916.43KB | 2023-06-08 13:23:29
七段数码管数字钟

选用8253的计数器2进行100ms的定时，其输出OUT2与8259的IRQ7相连，当定时到100m...

大小：0B | 2019-08-17 21:24:52
vhdl七段数码管文字滚动

vhdl语言编辑的七段数码管文字滚动功能。默认显示hello，左移右移功能

大小：0B | 2020-01-24 06:27:32
七段数码管显示日期.py

七段数码管显示日期.py

大小：1KB | 2021-05-11 23:21:48