基于NIOSII处理器的数字钟设计

Name: 基于NIOSII处理器的数字钟设计
Rating: 4.5 (46 reviews)
Author: qq_50147

上传者：qq_50147 2019-05-15 23:48:29上传 RAR文件 377.14KB 热度 46次

该程序是基于FPGA中的NIOSII开发的一个数字电子钟的程序，代码很好，测试通过，欢迎大家下载。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于NIOSII处理器的数字钟设计

该程序是基于FPGA中的NIOSII开发的一个数字电子钟的程序，代码很好，测试通过，欢迎大家下载。

大小：0B | 2019-05-15 23:48:29
基于NIOSII处理器的数字钟设计Verilog DHL代码

基于NIOSII处理器的数字钟设计(VerilogDHL代码)

大小：0B | 2020-01-24 04:02:00
基于NiosII的数字钟的设计实例

很好的基于NiosII CPU的设计范例，数字钟在设计中也十分实用。

大小：370KB | 2020-07-28 02:07:34
NIOSII处理器

NIOSII处理器使用PWM波播放音乐的数码音乐相册

大小：0B | 2019-05-16 15:20:37
数字钟EDA数字钟数字钟

很好数字钟数字钟数字数字钟我说的是多少是多少所得税是少数的是是受到是所得税

大小：0B | 2020-01-05 05:09:02
基于FPGA的数字钟设计

大小：0B | 2019-01-08 23:05:38
基于EDA的数字钟设计

大小：0B | 2019-01-18 23:16:16
基于quartus的数字钟设计

基于quartus的数字钟设计，方便我们了解如何使用quartus

大小：0B | 2019-05-13 10:33:07
基于VHDL数字钟的设计

EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，...

大小：0B | 2018-12-25 19:59:50
基于MULTISIM的数字钟设计

基于multisim的数字钟设计，可以运行。

大小：0B | 2020-06-12 08:16:27
基于VHDL的数字钟设计

基于VHDL的数字钟课程设计报告目录摘要3引言31数字钟的设计框图32功能说明43模块设计部分43....

大小：0B | 2019-06-04 23:40:38
数字钟基于VHDL的设计

基于VHDL语言的数字中的设计功能有：数字钟整点报时闹钟校时

大小：0B | 2018-12-25 19:59:47
基于XilinxFPGA的数字钟设计

Verilog编写，多功能数字钟，具有基本显示，调时，电台报时和闹钟功能，分模块设计

大小：0B | 2019-05-16 06:22:07
基于Verilog的数字钟设计

大小：0B | 2019-01-17 11:33:25
基于proteus数字钟设计

基于proteus数字钟设计，显示格式：hh-mm-ss可更改的12小时制或24小时制整点报时功能闹...

大小：0B | 2019-07-05 04:17:13
基于EWB的数字钟设计

利用EWB软件实现数字钟的设计及仿真。分别研究各个模块并运行。很成功！

大小：0B | 2019-08-17 21:25:19